PAT-NO:

JP404133342A

DOCUMENT-IDENTIFIER:

JP 04133342 A

TITLE:

SEMICONDUCTOR PACKAGE

PUBN-DATE:

May 7, 1992

INVENTOR-INFORMATION:

NAME

MINAMI, KOJI MAEDA, AKITSUGU ISHIKAWA, MASAHARU KANO, TAKESHI HIGUCHI, TORU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC WORKS LTD

N/A

APPL-NO:

JP02255850

APPL-DATE:

September 25, 1990

INT-CL (IPC): H01L023/12, H01L023/50

US-CL-CURRENT: 257/697

ABSTRACT:

PURPOSE: To attach a terminal pin to a package substrate even at a

where a semiconductor mounting part has been formed by a method wherein nearly

the whole surface including the semiconductor mounting part on one face of the

package substrate is covered with an insulating film.

CONSTITUTION: A recessed part 14 at an insulating film 5 is fitted into a

semiconductor mounting part 2 of a package substrate 1; outer-lead parts 16,

16,... protruding from the edges of the insulating film 5 are bonded to

respective pads 13, 13,... of the package substrate 1 by using solder or the

like; the $\underline{\text{insulating}}$ film 5 is bonded to the surface of the package substrate 1

by using resin $\underline{adhesive}$ and can be fixed to the package substrate 1. At the

recessed part 14, a <u>semiconductor chip</u> 7 such as an <u>IC is mounted on</u> the

semiconductor mounting part 2; wires 11 such as gold wires are bonded
between

the <u>semiconductor chip</u> 7 and inner-lead parts 15 of connecting circuits 6,

6,... formed on the $\underline{insulating}$ film 5. Thereby, the semiconductor chip 7 is

connected to the connecting circuits 6, 6,.... Consequently, the semiconductor

chip 7 is connected electrically to terminal pins 4 through circuits 12 formed

on the package substrate 1 via the pads 13 from the connecting circuits 6.

COPYRIGHT: (C) 1992, JPO&Japio

① 特許出願公開

平4-133342 ⑫ 公 開 特 許 公 報(A)

⑤lnt. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)5月7日

H 01 L 23/12 23/50

P 8418-4M 7352-4M 7352-4M

H 01 L 23/12

N

審査請求 有 請求項の数 1 (全4頁)

60発明の名称

半導体パツケージ

頤 平2-255850 20特

願 平2(1990)9月25日 **22**11:

司 浩 @発 明 者 南 嗣 個発 明 者 前 田 晃 治 Ш Œ 79発 明 者 石 司 者 加 納 @発 明 徾 桶 明 者 @発 松下電工株式会社 勿出 願 人 弁理士 石田 長七 70代理 人

大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内

大阪府門真市大字門真1048番地

外2名

明

1. 発明の名称

半導体パッケージ

2. 特許請求の範囲

(1) パッケージ基板の一方の片面に半導体搭 雌部を形成し、この半導体搭載部も含めてパッケ ージ基板のほぼ全面にスルーホールを設けると共 に増子ピンの基部をこのスルーホールに挿入嵌合 してパッケージ基板の他方の片面に増子ピンを取 り付け、パッケージ基板の上記一方の片面に半導 体搭載部も含めてほぼ全面に絶縁被膜を被覆し、 絶縁被膜の表面側に接続回路を形成すると共に絶 縁被膜の外側端縁においてこの接続回路をパッケ ージ基板に接続し、絶縁被膜の表面側において半 導体搭載部に実装した半導体チップを上記接続回 路に接続して成ることを特徴とする半導体パッケ ージ.

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、プラスチックPGA型の半導体パッ ケージに関するものである。

【従来の技術】

樹脂積層板によって作製されるプリント配線板 をパッケージ基板1とし、パッケージ基板1に多 数本の増子ピン4、4…を取り付けて形成される 半導体パッケージが提供されている。第4因はそ の一例を示すものであり、パッケージ基板1の中 央部の片面に半導体搭載部2を設けると共にパッ ケージ基板1に多数のスルーホール3,3…を設 け、パッケージ基板1の他方の片面に突出するよ うにスルーホール3,3…に嶋子ピン4,4…の 基部を嵌合して取り付けてある。またパッケージ 基板1の表面には放射状に多数本の回路(図示省 略)が形成してあり、各回路はそれぞれ各端子ピ ン4に接続してある。そして半導体搭載部2にI C等の半導体チップでを搭載すると共に半導体チ ップ7と上記回路との間に金銀等のワイヤー11 をポンディングすることによって、回路を介して 半導体チップ7を各端子ピン4、 4…に接続する ことができる。

【発明が解決しようとする課題】

本発明は上記の点に鑑みて為されたものであり 、半導体搭載部を形成した箇所においてもパッケ ージ基板に増子ピンを取り付けることができ、半

半導体搭載部2も含めてほぼ全面に絶縁被展5を被覆するようにしているために、この絶縁被展5によって端子ピン4と半導体チップ7との絶縁を確保することができ、半導体搭載部2を形成した箇所においてもパッケージ基板1に端子ピン4を取り付けることが可能になる。

【実施例】

以下本発明を実施例によって詳述する。

第1因乃至第3因は本発明の一実施例を示すをものであって、パッケージ基板1はプリント層や内閣・1を用いて作成されるものであり、その外層や内層に金属等の海体による回路12・12…が半半した。またパッケージ基板1の日では半導体をある。とのでは、12と導通を映するようには、12と導通接は、10年間の外間端部にはその増加には、10年間の外間端部にはその場合をは、10年間の外間端部にはその場合をは、10年間の外間端部にはその場合を表現しています。10年間の外間端部にはその場合を表現しています。10年間の外間端部にはその場合を表現しています。10年間の外間端部にはその場合を表現しています。10年間の外間端部にはその場合を表現しています。10年間の外間端部にはその場合を表現しています。10年間の外間にはその場合を表現しています。10年間の外間にはそのの中では表現しています。10年間の中では、10年間の中である。10年間の中では、10年間の中である。10年間の中では、10年間の中である。10年間には、10年間の中である。10年間の中では、10年間の中である。10年間の中である。10年間の中では、10年間の中である。10年間の中である。10年間の中である。10年間の中では、10年間のは、10年間の中では、10年間の中では、10年間の中では、10年間のでは、10年間の中では、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10年間のでは、10

導体の高密度化に容易に対応することができる半 導体パッケージを提供することを目的とするもの である。

【理題を解決するための手段】

【作 用】

本発明にあっては、パッケージ基板1の片面に

に沿って多数の接続パッド13、13…が設けてあり、各接続パッド13に回路12が導通接続にある。上記スルーホール3、3…に増子ピン4、4…の基部を挿入嵌合して半田接合等をすることによって、パッケージ基板1の下面から突出するように多数本の増子ピン4、4…が取り付けてある。この各増子ピン4はスルーホール3において回路12を介してパッド13に導通接続されている。

第3図において5はボリイミドフィルム等の樹野フィルムで作成された絶縁被膜小さ目に形成するれた絶縁を小さ目に必要を小さ目に必要がある。この半導体搭載を12の大ておる。この絶縁を被して数けてある。この絶縁を接続回のよりでは多数本の変が、各接には多数本の数けてあり、各接にのの路にはインナーリード部15として絶縁を10の縮部に位置させると共に各接続回の外側の縮部はアクターリード部16として絶縁を開いるとはアクターリード部16として絶縁を表

5の外側増離から外方へ突出させてある。このように絶縁被膜5に接続回路6,6…を一体に設けることによって、TAB (Tape Automated Bonding)と同じように使用することができる。

すなわち上記のように形成される絶縁被膜5は 、その凹部14をパッケージ基板1の半導体搭載 部2内にはめ込むと共に、絶縁被膜5の外側端縁 から突出させた各アウターリード部16、16… をパッケージ基板1の各パッド13,13…に半 田等で接合して、第1因に示すようにパッケージ 基板1の上面に樹脂系等の接着剤で絶縁被膜5を 接着することによって、パッケージ基板1に固定 することができる。そして第2因に示すように、 凹部14において半導体搭載部2にIC等の半導 体チップ?を搭載し、半導体チップ?と絶縁被脱 5に設けた各接続回路6、6…のインナーリード 部15との間に金載などのワイヤー11をポンデ ィングすることによって半導体チップ7と接続回 路6、6…とを接続する。従って、半導体チップ 7は接続回路6からパッド13を終てパッケージ

同上の一部の拡大した断面図、第3図は同上の分解斜視図、第4図は従来例の断面図である。

1はパッケージ基板、2は半導体搭載部、3は スルーホール、4は増子ピン、5は絶縁被膜、6 は接続回路、7は半導体チップである。

代理人 弁理士 石田县七

基板 1 に設けた回路 1 2を通して増子ピン4 に電気的に接続されるものである。

【発明の効果】

4. 図面の簡単な説明

第1図は本発明の一実施例の断面図、第2図は



